3 Commits

Include renames

Author	SHA1	Message	Date
ArtemiaandClaude Opus 5.5	372c5a3e1e	Illustre les modules 4 à 6 (9 figures) ... M4 : trame UART 8N1, câblage série croisé. M5 : bus I2C, trame I2C, bus SPI. M6 : tâches millis(), déroulé d'une ISR, modes de déclenchement, encodeur rotatif. Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>	2026-10-18 15:15:43 +02:00
ArtemiaandClaude Opus 5.5	30d0e356a6	Illustre les modules 0 à 2 (9 figures) ... Bibliothèque commune schemas/outils.py (boîtes, flèches, chronogrammes, séquences). M0 : chaîne de développement, séquence BOOT/RESET. M1 : architecture, comparatif Uno/ESP32-S3, diviseur de tension. M2 : pull-up, rebonds, chenillard, protocole WS2812. Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>	2026-10-18 15:11:18 +02:00
ArtemiaandClaude Opus 5.5	343a557332	Ajoute le générateur de schémas (schemdraw + matplotlib) et les figures du module 3 ... Charte commune (style.py), générateur SVG/PNG (generer.py) et 4 figures pour le module PWM & ADC : rapport cyclique, servo 50 Hz, montage du variateur, quantification ADC. Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>	2026-10-18 14:38:29 +02:00